Requested Patent:

JP5317310A

Title:

RECEIVED WAVE PHASING CIRCUIT AND ULTRASONIC IMAGE PICKUP DEVICE USING THE CIRCUIT :

Abstracted Patent:

JP5317310;

Publication Date:

1993-12-03;

Inventor(s):

KONDO SHINICHI; KANDA HIROSHI; KATAKURA KAGEYOSHI; SHINOMURA RYUICHI; MIWA YUICHI ;

Applicant(s):

HITACHI MEDICAL CORP;

Application Number:

JP19920156124 19920525;

Priority Number(s):

JP19920156124 19920525;

IPC Classification:

A61B8/00; G01N29/22;

Equivalents:

JP3322694B2, US5457996;

ABSTRACT:

PURPOSE:To simultaneously form received wave beams in plural directions to many ultrasonic received wave signals even if a low speed A/D converter is used.

CONSTITUTION:As a digital delay means 4' for arbitrarily delaying a digital signal input from an A/D converter 3 and outputting plural delay signals, a first delay circuit 11 for delaying a digital signal from the A/D converter 3 at intervals of a sampling cycle and an interpolation delaying circuit 12 for delaying output signals input from the first delay circuit 11 at intervals shorter than the cycle of the sampling cycle and outputting plural delay signals are combined. Thus, the sampling period of the A/D converter 3 in the preceding stage of the digital delay means 4 may be late, and even if the low speed A/D converter 3 is used, received wave beams can be simultaneously formed in plural directions.

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平5-317310

(43)公開日 平成5年(1993)12月3日

(51) Int.Cl.5		識別記号	庁内整理番号	FI	技術表示箇所
A 6 1 B	8/00		7807-4C		
G 0 1 N	29/22	5 0 1	6928-2 J		

## 審査請求 未請求 請求項の数2(全 9 頁)


(21) 出願番号 特願平4-156124 (71) 出願人 000153498 株式会社日立メ (22) 出願日 平成4年(1992) 5 月25日 東京都千代田区 (72) 発明者 近 藤 真 一	
(22) 出願日 平成4年(1992) 5月25日 東京都千代田区	
(72)発明者 近 藤 真 ―	内神田1丁目1番14号
(1-5/11/11 AL MA /)	
· · · · · · · · · · · · · · · · · · ·	余二2番1号 株式会社日
立メディコ大阪	工場柏分工場内
(72)発明者 神 田 浩	
千葉県柏市新十	余二2番1号 株式会社日
立メディコ大阪	工場柏分工場内
(72)発明者 片 倉 景 義	
東京都国分寺市	東恋ヶ窪1丁目280番地
株式会社日立朝	作所中央研究所
(74)代理人 弁理士 西山	
(14)10至人 开牲工 四山	
	最終頁に続く

# (54) 【発明の名称】 受波整相回路及びそれを用いた超音波撮像装置

## (57)【要約】

【目的】 受波整相回路において、低速のA/D変換器を用いても多数の超音波受波信号に対して複数方向の受波ビームを同時に形成することを可能とする。

【構成】 A/D変換器3からのディジタル信号を入力して任意に遅延し複数個の遅延信号を出力するディジタル遅延手段4′として、上記A/D変換器3からのディジタル信号をサンプリング周期の間隔で遅延する第一の遅延回路11からの出力信号を入力し該出力信号を上記サンプリング周期よりも短い間隔で遅延し複数個の遅延信号を出力する補間遅延回路12とを組み合わせたものである。これにより、上記ディジタル遅延手段4′の前段のA/D変換器3のサンプリング周期は遅いものでもよく、低速のA/D変換器3を用いても複数方向の受波ピームを同時に形成することができる。



#### 【特許請求の範囲】

【請求項1】 超音波送受波手段の配列振動子素子で受 信した受波信号を各チャンネル毎に入力し測定深度に応 じて増幅する可変増幅手段と、この可変増幅手段からの 出力信号をディジタル信号に変換するA/D変換器と、 このA/D変換器からのディジタル信号を入力して任意 に遅延し複数個の遅延信号を出力するディジタル遅延手 段と、このディジタル遅延手段からの複数個の遅延信号 を別々に入力すると共に各チャンネル毎の遅延信号をそ れぞれ入力して加算する複数個の加算手段とを有し、こ 10 7 a 7 b とから成っていた。また、上記可変増幅器 2 の複数個の加算手段で加算した結果により複数方向の受 波ピームを同時に形成する受波整相回路において、上記 ディジタル遅延手段として、上記A/D変換器からのデ ィジタル信号をサンプリング周期の間隔で遅延する第一 の遅延手段と、この第一の遅延手段からの出力信号を入 力し該出力信号を上記サンプリング周期よりも短い間隔 で遅延し複数個の遅延信号を出力する補間遅延手段とを 組み合わせたことを特徴とする受波整相回路。

【請求項2】 複数の振動子素子が配列され超音波を送 振勁子素子を駆勁し超音波を送波する送波手段と、上記 振動子素子で受信した受波信号を増幅する受信増幅器 と、この受信増幅器からの出力信号を入力し受波信号の 振幅及び位相を制御して複数方向の受波ピームを形成す る受波整相回路と、この受波整相回路からの受波ビーム を入力して画像信号を作成する画像処理回路と、この画 像処理回路からの画像信号を取り込んで画像として表示 する画像表示部とを備えて成る超音波撮像装置におい て、上記受波整相回路として、請求項1記載の受波整相 回路を用いたことを特徴とする超音波摄像装置。

### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、低速のA/D変換器を 用いても多数の超音波受波信号に対して複数方向の受波 ピームを同時に形成することができる受波整相回路、及 びこの受波整相回路を装置内の受波整相回路として用い た超音波診断装置又は超音波探傷装置あるいは超音波探 知機(ソナー)等の超音波撮像装置に関する。

### [0002]

【従来の技術】最近の超音波撮像装置においては、高速 40 撮像を行うために、1回の超音波送波及び受波に対して 複数方向の受波ビームを同時に形成するようになってき た。従来のこの種の技術としては、例えば特開昭59-497 52号公報に記載された超音波診断装置がある。そして、 この超音波診断装置における受波整相回路は、図7に示 すように、超音波送受波手段の配列振動子素子で受信し た受波信号S1, S2, …, Snを各チャンネル毎に入力 し測定深度に応じて増幅する可変増幅器2と、この可変 増幅器2からの出力信号をディジタル信号に変換するA /D変換器3と、このA/D変換器3からのディジタル 50 信号を入力して任意に遅延し複数個の遅延信号を出力す

信号を入力して任意に遅延し複数個の遅延信号Dai, D bi を出力するディジタル遅延手段4と、このディジタル 遅延手段4からの複数個の遅延信号Da:, Dbiを別々に 入力すると共に各チャンネル毎の遅延信号をそれぞれ入 力して加算する複数個の加算器5a,5bとを有し、こ の複数個の加算器5a,5bで加算した結果により複数 方向の受波ビームBa、Bbを同時に形成するようになっ ていた。なお、上記ディジタル遅延手段4は、シフトレ ジスタ6と、並列に設けられた複数個のマルチプレクサ と、A/D変換器3と、ディジタル遅延手段4とから成 る信号遅延プロックは、上記受波信号Sュ〜Snの各チ

ャンネルに対応して、それぞれのチャンネル毎に81,

82, …, 8 nのように設けられている。

【0003】このような状態で、受波ピームBa、Bbの 形成に必要な遅延量子化単位を例えば10nsとすると、上 記A/D変換器3は例えば100MHzで受波信号Sュ~Sn をサンプリングし、その出力をディジタル遅延手段4内 のシフトレジスタ6へ送る。このシフトレジスタ6の各 受波する超音波送受波手段と、この超音波送受波手段の 20 タップ出力は、その後段の複数個のマルチプレクサ7 a, 7 bに入力し、複数方向の超音波ピームに対応する 遅延タップが選択され、遅延信号Dai, Dbiとしてそれ ぞれ出力され、複数個の加算器5a, 5bに入力してそ れぞれ加算することにより、複数方向の受波ピームB a、Bbが形成されていた。

#### [0004]

【発明が解決しようとする課題】しかし、このような従 来の受波整相回路1においては、ディジタル遅延手段4 の遅延量子化単位 (例えば10ns) にA/D変換器3のサ 30 ンプリング周期を一致させる必要があるため、上記A/ D変換器3としては、サンプリング周期が例えば100MB 2の高速のものを使用しなければならなかった。そし て、これに合わせて、髙速のシフトレジスタ6及び髙速 のマルチプレクサ7a, 7b並びに高速の加算器5a, 5 bが必要となるものであった。従って、受波整相回路 1の全体として、高速タイプのものとなり、コストが上 昇すると共に消費電力も大きくなるものであった。

【0005】そこで、本発明は、このような問題点に対 処し、低速のA/D変換器を用いても多数の超音波受波 信号に対して複数方向の受波ピームを同時に形成するこ とができる受波整相回路及びそれを用いた超音波撮像装 置を提供することを目的とする。

#### [0006]

【課題を解決するための手段】上記目的を達成するため に、本発明による受波整相回路は、超音波送受波手段の 配列振動子素子で受信した受波信号を各チャンネル毎に 入力し測定深度に応じて増幅する可変増幅手段と、この 可変増幅手段からの出力信号をディジタル信号に変換す るA/D変換器と、このA/D変換器からのディジタル

るディジタル遅延手段と、このディジタル遅延手段からの複数個の遅延信号を別々に入力すると共に各チャンネル毎の遅延信号をそれぞれ入力して加算する複数個の加算手段とを有し、この複数個の加算手段で加算した結果により複数方向の受波ビームを同時に形成する受波整相回路において、上記ディジタル遅延手段として、上記A/D変換器からのディジタル信号をサンプリング周期の間隔で遅延する第一の遅延手段と、この第一の遅延手段からの出力信号を入力し該出力信号を上記サンプリング周期よりも短い間隔で遅延し複数個の遅延信号を出力す 10 る補間遅延手段とを組み合わせたものである。

【0007】また、上記受波整相回路の関連発明としての超音波撮像装置は、複数の振動子素子が配列され超音波を送受波する超音波送受波手段と、この超音波送受波手段と、この超音波送受波手段と、この超音波送受波手段と、上記振動子素子を駆動し超音波を送波する送波手段と、上記振動子素子で受信した受波信号を増幅する受信増幅器と、この受信増幅器からの出力信号を入力し受波信号の振幅及び位相を制御して複数方向の受波ピームを形成する受波整相回路と、この受波整相回路からの受波ピームを入力して画像信号を作成する画像処理回路と、この画像処理回路からの画像信号を取り込んで画像として表示する画像表示部とを備えて成る超音波撮像装置において、上記受波整相回路として、上記の手段で提供される受波整相回路を用いたものである。

### [8000]

【作用】上記のように構成された受波整相回路は、ディ ジタル遅延手段内に設けられた第一の遅延手段によりA /D変換器からのディジタル信号をサンプリング周期の 間隔で遅延すると共に、補間遅延手段で上記第一の遅延 手段からの出力信号を入力し該出力信号を上記サンプリ 30 る。 ング周期よりも短い間隔で遅延して複数個の遅延信号を 出力するように動作する。これにより、上記ディジタル 遅延手段の出力側に設けられた補間遅延手段における遅 延量子化単位を、最終的に超音波ピームの形成に必要な 量(例えば10ns)とすればよいので、その前段における 第一の遅延手段ではそれよりも長い単位の遅延(例えば 40ns)を行えばよい。従って、この第一の遅延手段の遅 延単位に合わせて、その前段のA/D変換器のサンプリ ング周期も遅いものでよい。このことから、低速のA/ D変換器及び低速の第一の遅延手段により受波整相回路 40 を構成することができる。

【0009】また、上記のように構成された超音波撮像装置は、その受波整相回路として、低速のA/D変換器及び低速のディジタル遅延手段で構成されたものを用いることにより、低価格で消費電力の少ない超音波提像装置を実現することができる。

### [0010]

【実施例】以下、本発明の実施例を添付図面に基づいて 詳細に説明する。図1は本発明による受波整相回路10 の実施例を示すプロック図である。この受波整相回路150 0は、1回の超音波送波及び受波に対して複数方向の受波ビームを同時に形成するもので、図に示すように、受波信号S<sub>1</sub>, S<sub>2</sub>, …, S<sub>n</sub>の各チャンネル毎に設けられた可変増幅器2と、A/D変換器3と、ディジタル遅延手段4′と、例えば2個の加算器5a, 5bとを有して成る。

【0011】上記可変増幅器2は、図示外の探触子などの超音被送受波手段の配列振動子素子で受信した受波信号S1~Snを1~nの各チャンネル毎に入力し、測定深度に応じて増幅する可変増幅手段となるもので、例えばタイムゲインコントロール・アンブから成る。A/D変換器3は、上記可変増幅器2から出力された信号を入力してディジタル信号に変換するもので、例えば各チャンネルの受波信号S1~Snの信号帯域の2倍以上でサンブリングするようになっている。そして、ディジタル遅延手段4′は、上記A/D変換器3から出力されたディジタル信号を入力して任意に遅延し、複数個例えば2個の遅延信号Da1, Db1を出力するものである。

【0012】また、2個の加算器5a,5bは、上記ディジタル遅延手段4、から出力される2個の遅延信号Dai,Dbiを別々に入力すると共に、2~nの各チャンネル毎の遅延信号Dai,Dbi;…;Dan,Dbnをそれぞれの系列で入力して加算するもので、それぞれの加算器5a,5bの加算結果として例えば2方向の受波ビームBa,Bbが同時に形成されるようになっている。なお、上記可変増幅器2と、A/D変換器3と、ディジタル遅延手段4、とから成る信号遅延プロックは、上記受波信号Si~Snの各チャンネルに対応して、それぞれのチャンネル毎に8i,82,…,8nのように設けられている。ス

【0013】ここで、本発明においては、上記ディジタ ル遅延手段4′は、上記A/D変換器3からのディジタ ル信号をサンプリング周期の間隔で遅延する第一の遅延 回路11と、この第一の遅延回路11からの出力信号を 入力し該出力信号をサンプリング周期よりも短い間隔で 遅延し複数個の遅延信号Dai, Dbiを出力する補間遅延 回路12とを組み合わせて成る。上記第一の遅延回路1 1は、例えばシフトレジスタ又はRAMなどから成り、 信号収集のサンプリング周期Tの単位で遅延を行う手段 となるもので、A/D変換器3から入力する受波信号の 書込みと読出しの間の時間差によって上記遅延を実現す るようになっている。また、上記補間遅延回路12は、 上記第一の遅延回路11によりやや長い単位の遅延時間 で第一段階の遅延が行われた出力信号を入力し、この出 カ信号についてサンプリング周期Tよりも短い間隔で遅 延して複数個の遅延信号Dai, Dbiを得る手段となるも ので、最終的に例えば2方向の受波ビームBa. Bbの形 成に必要な遅延量子化単位で第二段階の遅延を行うよう になっている。

50 【0014】そして、上記補問遅延回路12の内部の回

.5

路構成は、例えば図2に示すように、第一の遅延回路1 1から出力されて入力した信号についてサンプリング周 期Tの単位でシフトするm段のシフトレジスタ131, 13z, …, 13mと、上記サンプリング周期T以下の 補間遅延を行うための係数Ao, A1, …, A□; Bo, B 1, …, Bmを記憶した係数メモリ14と、上記m段のシ フトレジスタ131~13mの出力に対し2方向の受波 ピームに対応して上記係数メモリ14から読み出した係 数Ao~Au, Bo~Bmを掛ける複数のディジタル掛算器 15 ao, 15 bo, …, 15 am, 15 bmと、これらの 10 ディジタル掛算器 1 5 ao~ 1 5 au, 1 5 bo~ 1 5 bu の系列ごとにその乗算結果をそれぞれ加算する加算器1 6 a, 16 bと、この一方の加算器 16 bからの出力信 号に対してサンプリング周期Tの単位の遅延時間差を加 える他のシフトレジスタ17とから成る。

【0015】次に、このように構成された受波整相回路 10の動作について説明する。まず、図示外の超音波送 受波手段の配列振動子素子で受信した受波信号S1~S nは、各チャンネル毎に信号遅延プロック81,82, て第1チャンネルの信号について説明する。次に、上記 受波信号 S1 は、その測定深度に応じて可変増幅器 2で 増幅された後、A/D変換器3へ入力される。このA/ D変換器3では、そのA/D変換速度を受波信号の信号 帯域の2倍まで下げて例えば25MHzでサンプリングした 後、次のディジタル遅延手段4′の第一の遅延回路11 にディジタル化した受波信号を送出する。この第一の遅 延回路11では、上記A/D変換器3のサンプリング周 期T (25MHz) に合わせてそれと同等の遅延単位である 例えば40nsで遅延を行う。

【0016】次に、上記第一の遅延回路11からの出力 信号は、図2において、補間遅延回路12のm段のシフ トレジスタ131~13mに順次入力され、サンプリン グ周期T単位でシフトされる。このとき、各シフト段1 31, 131, …, 13 mの出力は、最終的な複数方向 (例えば2方向)の受波ビームBa, Bbに対応した2個 ずつの掛算器 1 5 ao~ 1 5 am, 1 5 bo~ 1 5 bmにそ れぞれ入力され、サンプリング周期25MHzより小さい補 間遅延を行うために係数メモリ14から読み出した係数 Ao~Am, Bo~Bmをそれぞれ掛け算する。そして、そ 40 れらの乗算結果を2方向の受波ビームに対応した加算器 16a,16bでそれぞれ加算することにより、必要な 遅延量子化単位(例えば10ns)とされた補間遅延データ が出力される。ここで、上記係数メモリ14に格納され た補間遅延係数としては、サンプリング定理で公知のS INC関数を用いればよい。このようにして、補間遅延 回路12から2方向の受波ビームに対応した遅延信号D ai, Dbiが出力される。なお、上記二つの遅延信号D ai, Dbiの遅延時間差がサンプリング周期Tを超える場

トレジスタ17によって、サンプリング周期T単位の遅 延時間差を加えることにより、上記二つの遅延信号D aı、Db.を同時に得ることができる。

【0017】その後、上記出力された二つの遅延信号D ai, Dbiは、図1において二つの加算器5a, 5bにそ れぞれ入力する。以上の動作と全く同様にして、2~n の各チャンネル毎の遅延信号Daz, Dbz;…;Dan, D bnが順次出力されて、上記二つの加算器5a, 5bにそ れぞれの系列で入力する。そして、各々の加算器5 a, 5 bは、各系列の遅延信号Dai, Daz, …, Dan: D bi, Db2, …, Dbnをそれぞれ加算し、これらの加算結 果として2方向の受波ピームBa, Bbが同時に形成され

【0018】図3は、前記補間遅延回路12内に設けら れたシフトレジスタ131~13mの段数による最終的 な受波ピームBa、Bbのパターンについてシミュレーシ ョンした結果の一例を示すグラフである。図3の各図に おいて、破線のカーブは、上記シフトレジスタ131~ 13mの段数が無限大の場合で理想的なピームパターン …,8nの可変増幅器2へ入力する。以下、図1におい20 を示し、実線のカーブは、ある段数のシフトレジスタ1 31~13mによって補間遅延した場合のビームパター ンを示している。そして、図3(a)の実線はシフトレ ジスタが1段(m=1)の場合の例であり、図2におい てシフトレジスタ131で受波信号の2サンプルからの 補間遅延によって得たビームパターンPiを示してお り、破線で示す理想的なピームパターンPに比べてS/ N比の劣化が大きいことがわかる。また、図3(b)の 実線はシフトレジスタが3段 (m=3) の場合の例であ り、図2においてシフトレジスタ131, 132, 133 30 で受波信号の4サンプルからの補間遅延によって得たビ ームパターンPsを示しており、理想的なピームパター ンPにかなり近づいてS/N比が改善されていることが わかる。さらに、図3(c)の実線はシフトレジスタが 5段(m=5)の場合の例であり、図2においてシフト レジスタ131, 132, …, 135で受波信号の6サン プルからの補間遅延によって得たピームパターンPsを 示しており、理想的なピームパターンPにほとんど一致 した状態となりS/N比が向上していることがわかる。 従って、このシミュレーションの結果から、図2に示す 補間遅延回路12内のシフトレジスタ131~13mの 段数は、3段以上は必要であり、回路規模の制約上から 3~7段ぐらいが適当と思われる。

【0019】図4は本発明による受波整相回路の他の実 施例を示すブロック図である。この実施例は、受波信号 SI~Snの各チャンネル毎に設けられた信号遅延プロ ック 81, …, 8 n において、第一の遅延回路 1 1 の後 段に図?に示すと同様のマルチプレクサ?a.?bを並 列に設けると共に、一方のマルチプレクサ7bの入力側 には図2に示すと同様のシフトレジスタ17を設けたも 合は、一方の加算器16bの後段に設けられた他のシフ 50 のである。また、上記各信号遅延プロック $81\sim8$  1 1

後段には、2方向の受波ピームBa, Bbの系列に対応し て第一の加算器 1 8 a<sub>1</sub>~18 a i 及び 1 8 b<sub>1</sub>~18 b i が設けられると共に、これらの後段に各受波ピームB a, Bbに対応する補間遅延回路12a2~12ai及び1 2 b1~1 2 biが設けられており、これらの2系列の補 間遅延回路12a2~12ai及び12b2~12biから 図1に示すと同様の2個の加算器5a, 5bに出力信号 が送出されるようになっている。

【0020】なお、上記補間遅延回路12a2~12ai 及び12b;~12biの内部構成は、例えば図5に示す 10 数の受波ビームを形成する場合にも同様に適用できる。 ように、第一の加算器18 azから出力されて入力した 信号についてサンプリング周期Tより短い単位でシフト するm段のシフトレジスタ131~13mと、上記サン プリング周期T以下の補間遅延を行うための係数C<sub>0</sub>。 C1, …, Cmを記憶した係数メモリ14′と、上記m 段のシフトレジスタ131~13mの出力に対し当該系 列の受波ピームに対応して上記係数メモリ14′から読 み出した係数Co~Cmを掛ける複数のディジタル掛算 器150~15mと、その乗算結果を入力して加算する 加算器16とから成る。

【0021】このように構成された受波整相回路10~ においては、第一の遅延回路11の山力を、受波信号の サンプリング周期Tより短い間隔で遅延するのに対応し て出力選択するために、マルチプレクサ7a, 7bに入 力させて切り換える。この選択切り換えられたマルチプ レクサ7a, 7bの出力は、それぞれ第一の加算器18 a<sub>1</sub>~18ai及び18b<sub>1</sub>~18biに入力し、これらに よって複数方向の受波ビームについて短い遅延単位ごと に加算される。例えば、補間遅延回路12a2~12a し、第一の加算器18ai, 18biが4個ずつあるとす ると、1番目の加算器18a1, 18b1は遅延が0nsで ある受信チャンネルを、2番目の加算器18aェ、18 bzは遅延が10nsである受信チャンネルを、…、4番目 の加算器 1 8 a i, 1 8 b i は遅延が30ns である受信チャ ンネルをそれぞれ加算する。このとき、前記マルチプレ クサ7a, 7bでは、第一の遅延回路11から入力する 信号を4個に分割することとなる。従って、上配第一の 遅延回路 1 1 から入力する信号は、10ns×4 = 40nsの遅 延単位の信号でよいこととなる。このことから、その前 40 段のA/D変換器3のサンプリング周期は何えば25MHz と遅いものでよい。

【0022】上記第一の加算器18a1~18ai及び1 8 bi~18 biで加算された出力信号は、各系列の補間 遅延回路 1 2 a<sub>2</sub>~12 ai, 12 b<sub>2</sub>~12 biに入力し て遅延量子化単位の10nsで遅延が行われる。その後、二 つの加算器 5 a, 5 bにそれぞれの系列ごとに入力して 整相加算され、これらの加算結果として2方向の受波ビ ームBa, Bbが同時に形成される。この場合は、一般

ンプリング周期T以下の遅延量子化の数iが小さいこと から、図4に示すように、補間遅延回路12ai, 12 biの個数を減少させることができる。さらに、図5か ら明らかなように、その内部のディジタル掛算器 150 ~15mの数を図2の場合に比べて減少させることがで きる。

【0023】なお、図1及び図4の実施例においては、 受波ピームを2方向(Ba, Bb)だけ形成するものとし て説明したが、本発明はこれに限らず、3方向以上の複

【0024】凶6は凶1に示す受波整相回路10の関連 発明としての超音波攝像装置の実施例を示すプロック図 である。この超音波撮像装置は、例えば超音波を利用し て被検体の診断部位について断層像を構成し表示する超 音波診断装置であり、例えば電子走査型とされており、 短冊状に形成された複数の振動子素子が配列され超音波 を送受波する探触子などの超音波送受波手段20と、こ の超音波送受波手段20の各振動子素子のうち一群の振 動子素子のみを順次選択して切り換え口径移動させるス 20 イッチ群21と、上記超音波送受波手段20の振動子素 子を駆動し超音波を送波する送波手段22と、上記振動 子素子で受信した受波信号を増幅する受信増幅器23 と、この受信増幅器23からの出力信号を入力し受波信 号の振幅及び位相を制御して複数方向の受波ビームを形 成する受波整相回路24と、この受波整相回路24から の受波ピームを入力して画像信号を作成する画像処理回 路25と、この画像処理回路25からの画像信号を取り 込んで画像として表示する画像表示部26とを備えて成 る。なお、図6において、符号27は上記の各構成要素 i, 12b2~12biにおける遅延量子化単位を10nsと *30* の動作を制御するCPU (中央処理装置) などの制御回 路を示している。

> 【0025】ここで、本発明においては、上記受波整相 回路24として、図1に示す受波整相回路10又は図4 に示す受波整相回路10′が用いられている。これによ り、低速のA/D変換器及び低速のディジタル遅延手段 で構成された受波整相回路10又は10′を適用するこ とによって、低価格で消費電力の少ない超音波診断装置 を実現することができる。なお、図6は医療用の超音波 診断装置を一例として示したが、これに限らず、超音波 探傷装置あるいは超音波探知機(ソナー)等の他の超音 波撮像装置にも適用できる。

[0026]

【発明の効果】本発明による受波整相回路(図1参照) は以上のように構成されたので、ディジタル遅延手段内 に設けられた第一の遅延手段によりA/D変換器からの ディジタル信号をサンプリング周期の間隔で遅延すると 共に、補間遅延手段で上配第一の遅延手段からの出力信 号を入力し該出力信号を上記サンプリング周期よりも短 い間隔で遅延して複数個の遅延信号を出力することがで に、受波信号 $S_1 \sim S_1$ のチャンネル数nに対して、サ 50 きる。これにより、上記ディジタル遅延手段の出力側に

設けられた補間遅延手段における遅延量子化単位を、最終的に超音波ビームの形成に必要な量(例えば10ns)とすればよいので、その前段における第一の遅延手段ではそれよりも長い単位の遅延(例えば40ns)を行えばよい。従って、この第一の遅延手段の遅延単位に合わせて、その前段のA/D変換器のサンプリング周期も遅いものとすることができる。このことから、低速のA/D変換器及び低速の第一の遅延手段により受波整相回路を構成することができ、コスト低下及び低消費電力化を図ることができる。

【0027】また、本発明による超音波撮像装置(図6 参照)は以上のように構成されたので、その受波整相回路として、低速のA/D変換器及び低速のディジタル遅延手段で構成されたものを用いることにより、低価格で消費電力の少ない超音波撮像装置を実現することができる。

#### 【図面の簡単な説明】

【図1】 本発明による受波整相回路の実施例を示すプロック図、

【図2】 図1に示す補間遅延回路の内部構成例を示す 20 号、 Ba, Bb…受波ビーム。 ブロック図、

【図3】 上記補間遅延回路内に設けられたシフトレジスタの段数による最終的な受波ビームのパターンについてシミュレーションした結果の一例を示すグラフ、

10

【図4】 本発明による受波整相回路の他の実施例を示すプロック図、

【図5】 図4に示す補間遅延回路の内部構成例を示す ブロック図、

【図6】 図1に示す受波整相回路の関連発明としての 超音波操像装置の実施例を示すブロック図、


10 【図7】 従来の受波整相回路を示すプロック図。 【符号の説明】


2…可変増幅器、 3…A/D変換器、 4'…ディジタル遅延手段、 5 a, 5 b…加算器、 81~8 n…信号遅延プロック、 10, 10'…受波整相回路、11…第一の遅延回路、 12…補間遅延回路、 20…超音波送受波手段、 21…スイッチ群、 22…送

25…画像処理回路、 26…画像表示部、 S<sub>1</sub>~ S n …受被信号、 Da<sub>1</sub>~Da<sub>0</sub>, Db<sub>1</sub>~Db<sub>0</sub>…遅延信号、 Ba. Bb…受波ピーム。

波手段、 23…受信增幅器、 24…受波整相回路、

【図1】







【図4】 10' 受波整相 回路 11 **7**a 18aı 50 第一0 遊話 744 7°67\$ 技技器 1202 טע 神器性固路 Ţ 81 ·Ba 1 1802 器 7b 神光 4201 1804 18bi 12b2 カロ Ï -Bb 148b2 答 SnO 18b; 8'n 5b 12b;

Best Available Copy


[図5]



# 【図6】



【図7】



フロントページの続き

(72)発明者 篠 村 隆 一

東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所

(72)発明者 三 和 祐 一

東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所